Ders Adı | Kodu | Yarıyıl | T+U Saat | Kredi | AKTS |
---|---|---|---|---|---|
İleri Lojik Devre Tasarımı | ELE 507 | 0 | 3 + 0 | 3 | 6 |
Ön Koşul Dersleri | |
Önerilen Seçmeli Dersler | |
Dersin Dili | Türkçe |
Dersin Seviyesi | YUKSEK_LISANS |
Dersin Türü | Seçmeli |
Dersin Koordinatörü | Dr.Öğr.Üyesi AHMET KÜÇÜKER |
Dersi Verenler | |
Dersin Yardımcıları | |
Dersin Kategorisi | Diğer |
Dersin Amacı | Sayısal sistemlerle ilgili konularda bilgi birikimini ve derinliğini artırmanın yanısıra, ardışıl devre tasarımında bir mühendislik problemi olan durum indirgeme ve kodlama, Uygun kodlama ile devre karmaşıklığının azaltılması, Asenkron ardışıl devrelerin tasarımında karşılaşılabilecek sorunların giderilmesi, sisteme yönelik tasarımlarda kullanılan alan programlamalı kapı dizileri ve programlanabilir lojik kontrolörlerle devre tasarımı ve lojik devrelerde hata analizi konularının incelenmesi amaçlanmaktadır |
Dersin İçeriği | Kafes yapılar, Boole cebri. Tamamen belirli ardışıl makinelerde durum indirgeme. Senkron ardışıl devrelerde durum kodlama. Ardışıl makinelerin ayrıştırılması. Asenkron ardışıl devrelerin tasarımı, kritik yarışsız kodlama yöntemleri. Programlanabilir lojik kontrolörlerle devre tasarımı. Lojik devrelerde hata analizi |
# | Ders Öğrenme Çıktıları | Öğretim Yöntemleri | Ölçme Yöntemleri |
---|---|---|---|
1 | Programlanabilir lojik kontrolörlerle devre tasarımının öğrenilmesi | Anlatım, Soru-Cevap, | Sınav, |
2 | Lojik devrelerde hata analizinin yapılması | Problem Çözme, Anlatım, | Sınav, Ödev, |
3 | Durum indirgeme yöntemlerinin öğrenilmesi | Problem Çözme, Anlatım, | Ödev, Sınav, |
4 | Sayısal sistemlerin tasarımında karşılaşılabilecek sorunlar ve bu sorunların çözümünün öğrenilmesi | Soru-Cevap, Problem Çözme, Anlatım, | Sınav, Ödev, |
Hafta | Ders Konuları | Ön Hazırlık |
---|---|---|
1 | Eşdeğerlik bağıntısı | |
2 | Kısmi sıralama bağıntısı | |
3 | Kafes yapılar | |
4 | Boole cebri | |
5 | Tamamen belirli ardışıl makinelerde durum indirgeme | |
6 | Tamamen belirli ardışıl makinelerde durum indirgeme | |
7 | Tamamen belirli ardışıl makinelerde durum indirgeme | |
8 | Alan programlamalı kapı dizileri ile devre tasarımı | |
9 | Alan programlamalı kapı dizileri ile devre tasarımı | |
10 | Asenkron ardışıl devrelerin tasarımı | |
11 | Programlanabilir lojik kontrolörlerle devre tasarımı | |
12 | Programlanabilir lojik kontrolörlerle devre tasarımı | |
13 | Lojik devrelerde hata analizi | |
14 | Lojik devrelerde hata analizi |
Kaynaklar | |
---|---|
Ders Notu | [1] SAZHINA, N. and GRUSHINSKY, N., 1971. Gravity Prospecting. Mir Publishers, Moscow |
Ders Kaynakları | 1.G. De Micheli, Synhesis and Optimization of Digital Circuits, McGraw-Hill, 1995. 2.R. Murgai, R.K. Brayton and Sangiovanni-Vincentelli, Logic Synthesis for Field Programmable Gate Arrays, Kluwer Academic Publishers, 1995. 3.S. Brown, Z. Vranesic, Fundamentals of Digital Logic with VHDL Design, McGraw-Hill, 2000. |
Değerlendirme Sistemi | |
---|---|
Yarıyıl Çalışmaları | Katkı Oranı |
1. Ara Sınav | 60 |
1. Proje / Tasarım | 20 |
1. Ödev | 20 |
Toplam | 100 |
1. Yıl İçinin Başarıya | 50 |
1. Final | 50 |
Toplam | 100 |
AKTS - İş Yükü Etkinlik | Sayı | Süre (Saat) | Toplam İş Yükü (Saat) |
---|---|---|---|
Ders Süresi (Sınav haftası dahildir: 16x toplam ders saati) | 16 | 3 | 48 |
Sınıf Dışı Ders Çalışma Süresi(Ön çalışma, pekiştirme) | 16 | 2 | 32 |
Ara Sınav | 2 | 20 | 40 |
Ödev | 1 | 15 | 15 |
Performans Görevi (Laboratuvar) | 1 | 15 | 15 |
Toplam İş Yükü | 150 | ||
Toplam İş Yükü / 25 (Saat) | 6 | ||
Dersin AKTS Kredisi | 6 |